इलेक्ट्रिकल इंजीनियरिंग और इलेक्ट्रॉनिक प्रौद्योगिकी जर्नल

कम पावर CMOS समानांतर प्रीफ़िक्स एडर सेल का डिज़ाइन

शाओचेन यांग, लाउ केटी और युफेई झांग

कई आधुनिक इलेक्ट्रॉनिक अनुप्रयोगों में योग बुनियादी ऑपरेशन है । सबसे तेज़ योजक के रूप में, समानांतर उपसर्ग योजक कई सर्किट डिजाइनरों के लिए सबसे अधिक रुचि का विषय है। पिछले कुछ दशकों से, आपूर्ति वोल्टेज और ट्रांजिस्टर के आकार में काफी कमी आई है। अधिक से अधिक ट्रांजिस्टर एक ही चिप पर एकीकृत होने के साथ, बिजली की समस्या का ध्यान रखा जाना चाहिए। कम बिजली योजक का अध्ययन वर्षों से किया जा रहा है और कई समाधान प्रस्तावित किए गए हैं। इस पत्र में, ट्रांजिस्टर स्तर पर एक नया सर्किट डिज़ाइन किया गया है। प्रस्तावित सर्किट सेल ट्रांसमिशन गेट लॉजिक और एक MUX-आधारित संरचना का उपयोग करता है। सिमुलेशन Cadence® Virtuoso Spectre Simulator का उपयोग करके आयोजित किए जाते हैं। परिणाम दिखाता है कि नया योजक बिजली अपव्यय के मामले में बेहतर प्रदर्शन करता है, जो विभिन्न शब्द लंबाई वाले पारंपरिक CMOS लॉजिक योजकों की तुलना में 5% से अधिक ऊर्जा बचाता है।